- Meta recicla la memoria DDR4 retirada en lugar de comprar DRAM nueva y costosa
- La tecnología CXL convierte la memoria desperdiciada del servidor en potencia informática útil
- Meta informó un 25 % menos de servidores para cargas de trabajo de inferencia de aprendizaje automático
La escasez de memoria, el aumento de los precios de la DRAM y los cronogramas de entrega extendidos han empujado a los hiperescaladores a opciones que hasta hace poco parecían poco prácticas, pero el metadesguace ha creado una forma de reutilizar la memoria DDR4 antigua extraída de los servidores en lugar de descartarla.
El enfoque permite a las empresas ampliar la capacidad de memoria del servidor sin tener que comprar nueva DRAM, un costo que los investigadores describen como el llamado impuesto a la RAM.
Esta expansión es posible gracias a la tecnología Compute Express Link (CXL), que conecta grupos de memoria DDR5 más nuevos junto con módulos DDR4 más antiguos en la misma máquina.
Reutilizar recuerdos antiguos en lugar de comprar recuerdos nuevos
El enfoque Meta proporciona una expansión de la memoria de costo casi nulo y al mismo tiempo reduce sustancialmente los desechos electrónicos y las emisiones de infraestructura.
La estrategia llega en un momento en que las limitaciones de suministro de memoria afectan los cronogramas de implementación de servidores en entornos globales de computación en la nube.
Según los investigadores de Meta, las implementaciones CXL existentes han tenido problemas porque la memoria extendida proporciona aproximadamente diez veces menos ancho de banda que la memoria local.
La compañía informa niveles de latencia aproximadamente un 60% más altos en comparación con la memoria conectada directamente al zócalo del procesador dentro del servidor.
Otra limitación es que los productos comerciales CXL integran controladores con módulos DRAM, lo que impide la reutilización práctica de los inventarios de DDR4 existentes a escala.
Meta respondió desarrollando un ASIC interno conocido como Vistara, que presenta baja latencia, eficiencia energética y uso de memoria reciclada.
Al deshabilitar la expansión, la pila de software adjunta determina automáticamente la proporción de memoria adecuada para cargas de trabajo individuales donde la latencia se convierte en un compromiso operativo inaceptable.
“Abordamos estos desafíos a través del codiseño de hardware y software. En el lado del hardware, diseñamos un ASIC CXL interno, Vistara, que está optimizado para la reutilización de DRAM, eficiencia energética y baja latencia”, dijo Meta.
“En el lado del software, creamos una solución optimizada basada en TPP (ubicación de página transparente), determinamos la proporción adecuada de memoria local a expandida para cada carga de trabajo y automatizamos la configuración por carga de trabajo, incluida la desactivación de la memoria expandida para cargas de trabajo que no pueden tolerar una mayor latencia”.
Meta afirma que la arquitectura demuestra suficiente valor práctico para justificar la implementación en entornos de producción que manejan diferentes requisitos informáticos todos los días.
Meta informó que la reducción del número de servidores alcanzó el 25 % mediante la implementación de cargas de trabajo de inferencia de aprendizaje automático discretas.
Los sistemas de caché distribuidos han registrado una reducción de latencia promedio de alrededor del 29%, aunque en parte debido a que dependen de recursos de memoria reciclados más lentos.
Los resultados sugieren que el exceso de capacidad a veces supera la velocidad de la memoria bruta cuando las aplicaciones luchan más con la escasez que con el tiempo de respuesta.
Curiosamente, la misma tecnología de interconexión que atrajo la atención de Meta también está atrayendo el interés de las empresas de semiconductores que desarrollan grandes tejidos aceleradores en todo el mundo.
El ecosistema más amplio incluye el trabajo de empresas que buscan alternativas a la tecnología de interconexión patentada, como el sistema NVLink, ampliamente adoptado por Nvidia.
Entre ellos se encuentra Ultra Accelerator Link, o UAL, una iniciativa separada respaldada por AMD, AWS, Google, Microsoft y Meta para conectar aceleradores entre diferentes proveedores de hardware.
Entre los propios experimentos de Meta, los sistemas de inferencia de aprendizaje automático discretos y la infraestructura de almacenamiento en caché distribuida fueron dos cargas de trabajo que los investigadores probaron directamente.
Ambos registraron mejoras mensurables gracias al enfoque de la memoria reciclada, suponiendo que el sistema requiriera menos servidores y que los cachés experimentaran una latencia promedio más baja.
Que DDR4 reciclado a través de CXL se convierta en una práctica estándar probablemente dependerá de compensaciones de rendimiento aceptables fuera de entornos de hiperescala.
A través del archivo Blocksand
Siga TechRadar en Google News Y Agréguenos como fuente preferida Recibe noticias, reseñas y opiniones de nuestros expertos en tu feed. ¡No olvides hacer clic en el botón de seguir!
Y por supuesto que puedes Siga TechRadar en TikTok Reciba nuestras actualizaciones periódicas en forma de noticias, reseñas, unboxing y videos. WhatsApp muy
