- El avance de IMEC resuelve uno de los mayores problemas de la computación cuántica: la escalabilidad
- El método utiliza litografía de vanguardia existente utilizada para chips de computadora clásicos.
- El centro de investigación espera recrear esto con potencialmente millones de qubits en un solo chip.
Actualmente, los inversores y profesionales de todo el mundo están obsesionados con cuánto evolucionarán las capacidades de los sistemas de IA modernos con el tiempo, a medida que las tareas se vuelven cada vez más complejas a medida que la IA agente crece significativamente más rápido, aprendiendo de una combinación de comentarios de los usuarios, datos de capacitación y ventanas de contexto más amplias.
Muchos de estos avances informáticos han sido posibles gracias a los chips de inteligencia artificial y la pila de software CUDA de Nvidia, reconocidos como el estándar de oro de la industria. El mismo proceso de fabricación (litografía de alto NA EUV) que los hace viables ha sido aprovechado por el centro de investigación de semiconductores IMEC para crear el primer dispositivo qubit de puntos cuánticos escalable del mundo.
IMEC ha informado ahora de la fabricación exitosa de una red funcional de qubits con una separación de solo 6 nanómetros, un avance importante dado que la fuerza de acoplamiento entre puntos cuánticos vecinos aumenta exponencialmente al disminuir la distancia, lo que de otro modo sería una hazaña desafiante.
Un avance importante para escalar la computación cuántica
Estos interesantes avances podrían ser un trampolín para una industria a menudo plagada de problemas de escalabilidad, incluso cuando demuestran compatibilidad con la tecnología CMOS (semiconductor de óxido metálico complementario) existente que alimenta los chips de silicio modernos.
“El silicio con alto contenido de NA EUV permite crear patrones precisos de qubits de puntos cuánticos”, afirmó Christian de Grave, distinguido director del programa de Computación Cuántica del IMEC.
“A medida que la fuerza de acoplamiento entre los puntos cuánticos vecinos aumenta exponencialmente con la brecha entre ellos, necesitamos modelar de manera confiable espacios de unos pocos nanómetros entre los electrodos de control de los puntos cuánticos. Esta es una verdadera hazaña de ingeniería, gracias a nuestro equipo de integración y modelado y a la excelente tecnología de alta calidad de la UE de ASML”.
Aunque todavía se necesita una considerable investigación y desarrollo para ampliar esto y, tal vez algún día, tener computadoras cuánticas comercialmente viables que funcionen en sincronización con chips de computadora clásicos en el mismo chip, esta es una importante prueba de concepto que demuestra que es posible.
La computación cuántica, sin embargo, tiene sus propios desafíos y, si bien la tecnología subyacente que utiliza qubits de espín de silicio tiene ventajas, también es exigente en términos de implementación. Requiere una refrigeración extrema, es sensible a errores materiales y es propenso a fallar cuando se alcanzan los umbrales modernos de corrección de errores, como señaló anteriormente IMEC.
Los actores de la industria en desarrollo están entusiasmados con la perspectiva de chips futuros que podrían incorporar millones de qubits en un solo chip, y Sofie Beyne, líder de proyecto e ingeniera de integración cuántica en IMEC, lo resume mejor:
“Podemos aprovechar décadas de innovación en semiconductores y reutilizar todo el ecosistema de escalado de silicio, trasladando los dispositivos cuánticos más allá de los experimentos de laboratorio a sistemas fabricables a gran escala. Aquí es donde los qubits basados en silicio tienen una clara ventaja”.
Siga TechRadar en Google News Y Agréganos como fuente preferida Recibe noticias, reseñas y opiniones de nuestros expertos en tu feed.
